Laprak M3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan  

6. Analisis

7. Download

1. Jurnal[Kembali]

2. Alat dan Bahan[Kembali]

2.1 Alat

a.. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

2.2 Bahan (proteus) [kembali]

a. IC 74LS112 (JK filp flop)

Gambar 3. IC 74LS112

b. Power DC

Gambar 4. Power DC

c. Switch (SW-SPDT)

Gambar 5. Switch

d. Logicprobe atau LED

Gambar 5. Logic Probe

3. Rangkaian[Kembali]

4. Prinsip Kerja[Kembali]

Pada asynchronous counter 4-bit dengan JK Flip-Flop:

1. Flip-Flop Berantai: Terdiri dari 4 JK Flip-Flop yang dihubungkan secara berurutan.
2. Clock Ripple: Clock hanya diberikan pada flip-flop pertama, sementara flip-flop berikutnya dipicu oleh output flip-flop sebelumnya, menyebabkan efek berantai (ripple).
3. Toggle Setiap Pulsa: Setiap flip-flop akan toggle ketika menerima transisi clock, menghasilkan hitungan biner mulai dari 0000 hingga 1111 (0-15 desimal).
4. Delay atau Ripple Effect: Setiap flip-flop berubah sedikit terlambat setelah flip-flop sebelumnya, menciptakan delay kumulatif.

5. Video Percobaan[Kembali]

6. Analisa[Kembali]

Percobaan 1 

1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR nya dihubungkan ke ground ketika SR aktif low ?

Jawab :

Rangkaiannya akan tetap berjalan seperti saat SR berlogika 1 pada aktif High, karna jika SR aktif low maka SR akan aktif di logika 0 dan JKFF akan tetap dalam mode toggle.

2. Apa yang terjadi jika output Q bar masing" flip flop dihubungkan ke input clock flip flop selanjutnya ?

Jawab :

Rangakain counter akan masuk kedalam mode counter down yang akan menghitung dari bit tertinggi ke bit terendah

7. Download[Kembali]

Download Video Klik Disini

Download Jurnal Klik Disini

Download Datasheet Gerbang Logika [Disini]

Download Datasheet Logicprobe [Disini]

Download Datasheet SPDT [Disini]