2.1 Alat
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
2.2 Bahan (proteus) [kembali]
a. IC 74LS112 (J-K Flip-Flop)
b. CD4013B (D Flip-Flop)
c. Gerbang AND (IC 7048)
d. Gerbang OR (IC 7432)
e. Power DC
Gambar 6. Power DC
f. Switch (SW-SPDT)
Gambar 7. Switch
g. Logicprobe atau LED
Gambar 8. Logic Probe
Input Data:
Tombol-tombol (B0 hingga B6) digunakan sebagai masukan biner. Posisi tombol menentukan level logika (0 atau 1) yang akan dimasukkan ke rangkaian.
Gerbang Logika dan Clock:
Flip-flop ini dipicu oleh sinyal clock yang diberikan melalui U4 (gerbang AND) dan U3 (gerbang NOT). Clock ini digunakan untuk menyinkronkan perubahan keluaran flip-flop sesuai dengan masukan.
Clock aktif hanya ketika kondisi tertentu terpenuhi di gerbang AND (U4).
Flip-Flop JK:
Setiap flip-flop (U1:A, U1:B, U2:A, U2:B) bertugas menyimpan bit data. Setiap flip-flop memiliki input J dan K, yang menentukan apakah flip-flop akan set (1), reset (0), atau toggle.
Data Shift atau Counting:
Flip-flop dihubungkan secara berantai. Output dari flip-flop sebelumnya menjadi input bagi flip-flop berikutnya.
Pola ini menunjukkan bahwa data mungkin dipindahkan (di-shift) dari LSB (Least Significant Bit) ke MSB (Most Significant Bit), atau sebaliknya.
Output:
Keluaran dari flip-flop terakhir dapat dihubungkan untuk memantau nilai biner yang dihasilkan, baik dalam bentuk hasil pencacahan atau data yang telah diproses.
Percobaan 1
1. Analisa Output yang dihasilkan tiap tiap kondisi! Apakah hasil yang didapatkan sudah sesuai dengan teori? Jelaskan!
Jawab:
Parafrase
Kondisi 1 (B3-B6 = 0, B0 = 1, B2 = 1, B1 = 1011)
Output yang dihasilkan adalah Serial In Serial Out. Pada kondisi ini, saklar B3-B6 diinversikan menjadi logika 1, di mana B3-B6 adalah saklar yang terhubung ke pin set (aktif rendah) dari keempat flip-flop. Hal ini membuat pin set tidak aktif, sehingga output flip-flop tidak akan diset menjadi 1 ketika data dimasukkan. Nilai default output flip-flop dianggap 0000. Setelah data 1011 dimasukkan, rangkaian dihentikan (pause), lalu saklar B1 diberi logika 0 untuk memudahkan identifikasi keluaran data secara serial atau paralel. Saklar B0 diberi logika 1 agar pin reset (aktif rendah) tetap tidak aktif, mencegah data direset secara bersamaan. Sementara itu, B2 diberi logika 1 sebagai input gerbang AND yang outputnya dihubungkan ke sinyal clock. Dengan demikian, data masuk dan keluar secara bertahap, sesuai teori.
Kondisi 2 (B3-B6 = 0, B1 = 1011, B0 = FALLING, B2 = FALLING)
Pada kondisi ini, setelah data 1011 dimasukkan, B0 dan B2 diubah menjadi falling (dari 1 ke 0) ketika rangkaian dihentikan. Hal ini menyebabkan semua output flip-flop direset ke 0, sehingga data keluar secara paralel (Parallel Out). B0 adalah saklar yang terhubung ke pin reset (aktif rendah). Ketika aktif, output otomatis direset. Sementara itu, B2 terhubung ke gerbang AND. Jika diberi logika 0, output gerbang AND (yang terhubung ke sinyal clock tiap flip-flop) juga menjadi 0. Dengan clock bernilai 0, rangkaian untuk sementara tidak menerima data baru karena tidak ada trigger. Akibatnya, hasil yang diperoleh adalah Serial In Parallel Out.
Kondisi 3 (B3-B6 = 1011 (0100), B1 = 0, B0 = 1, B2 = 1)
Kondisi awal dianggap 0000. Output yang dihasilkan adalah Parallel In Serial Out. Data masuk secara paralel dengan mengatur setiap pin set flip-flop melalui saklar B6-B3 yang diinversikan menjadi 0100. Pin set pada flip-flop 1, 2, dan 4 aktif, sehingga output langsung diset menjadi 1. Sedangkan flip-flop ke-3 tidak aktif (B5 = 1), sehingga outputnya tetap 0 (default). Dengan demikian, data masuk secara bersamaan sebagai 1011. Untuk membuat data keluar secara bertahap, saat rangkaian dihentikan, saklar B3-B6 diubah kembali menjadi logika 1, sehingga data keluar satu per satu. Hasil ini sesuai teori.
Kondisi 4 (B3-B6 = 1011 (0100), B0 = FALLING, B1 = 0, B2 = 0)
Kondisi awal adalah 0000. Output yang dihasilkan adalah Parallel In Parallel Out. Data masuk secara bersamaan dengan mengaktifkan pin set pada flip-flop 1, 2, dan 4, sehingga data langsung diset menjadi 1011. Agar data keluar secara paralel, seluruh pin set dinonaktifkan, dan B0 diubah menjadi falling (1 ke 0) saat rangkaian dihentikan. Hal ini menyebabkan semua flip-flop direset secara bersamaan karena B0 terhubung ke pin reset (aktif rendah) setiap flip-flop. Hasil ini sesuai dengan teori, yakni Parallel In Parallel Out.
2. Analisalah pengaruh gerbang AND pada rangkaian. Jika inputan clock langsung dihubungkan ke flip flop dan tidak menggunakan gerbang AND, kira kira bagaimana gutputnya? Apakah sama? Analisalah hal tersebut 1
Jawab:
Output yang dihasilkan tetap sama,karna fungsi gerbang clock disini hanya untuk mengatur kondisi clock apakah falling atau rising dengan kata kapan data akan berubah/terkirim apakah saat fallin atau rising, tanpa gerbang and rangkaian tetap berjalan dengan output sama tapi tidak mengatur kondisi falling ataupun rising.
Download Video Klik Disini
Tidak ada komentar:
Posting Komentar