Laprak 1



1. Jurnal[Kembali]





2. Alat dan Bahan[Kembali]

1. Alat

a.. Jumper
Gambar 1. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
2. Bahan 

1. Gerbang Not

    Gerbang NOT sering juga disebut sebagai rangkaian inventer (pembalik). Tugas rangkaian NOT (pembalik) ialah memberikan suatu keluaran yang tidak sama dengan masukan.

Gambar 3. NOT



    2. Gerbang AND
    
        Gerbang AND merupakan salah satu gerbang logika dasar yang memiliki prinsip kerja perkalian. Nilai output akan berlogika  1 jika semua nilai input logika 1, dan jika salah satu atau lebih input ada yang berlogika 0 maka output akan berlogika 0.

Gambar 4. AND


      3. Gerbang OR
        
        Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input logika 1 maka output akan berlogika 1 . Nilai output logika 0 hanya pada jika nilai semua input berlogika 0.
 
Gambar 5. OR 


4. Gerbang XOR

    XOR merupakan gerbang OR yang bersifat exlusif, jika input logika 1 berjumlah genap (0,2,4, dst), maka hasil output akan berlogika  0, dan jika logika 1 berjumlah ganjil (1,3,5,dst), maka hasil output berlogika 1.

Gambar 6. XOR

    5. Gerbang NAND

        Gerbang NAND adalah gerbang AND yang keluarannya disambungkan ke inverter. Nilai output akan berlogika1 jika salah satu atau lebih  nilai input adalah berlogika 1, dan output akan berlogika 0 jika semua input berlogika 1.

Gambar 7. NAND



6. Gerbang NOR

    Gerbang NOR adalah gerbang OR yang disambung ke inverter. Gerbang NOR akan menghasilkan keluaran logika 0 jika salah satu dari masukkan (input) bernilai logika 1 dan jika ingin mendapatkan keluaran logika 1, maka semua masukan (input) harus bernilai logika 0.. Atau dapat menngunakan prinsip pernjumlahan, kemudian di NOT kan.

Gambar 8. NOR




7. Gerbang XNOR
    
    Gerbang XNOR adalah gerbang XOR yang diinverterkan. Jika input logika 1 berjumlah genap (0,2,4,dst), maka hasil output berlogika 1, dan jika input logika 1-nya berjumlah ganjil (1,3,5,dst) maka hasil output berlogika 0.

Gambar 9. XNOR

8. Logics State
    
     Logic State dapat dijadikan sebagai input yang akan memberikan logika 1 dan logika 0. Atau Gerbang Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan  input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya

    
Gambar 10.  Logic State

9. Switch (SW-SPDT)

Gambar 11. Switch


10. Logicprobe atau LED
Gambar 12. Logic Probe

3. Rangkaian[Kembali]



4. Prinsip Kerja[Kembali]

Terdapat 2 input pada rangkaian yakni B0 dan B1, serta terdapat 7 jenis gerbang logika. Gerbang not akan diinputkan logika dari B1, Gerbang lainnya akan menerima kedua input dari B0 dan B1.

  • Gerbang Not
Gerbang Not akan melakukan reverse pada logika inputny, bila input nya berlogika 1 sama outputnya akan berlogika 0
  • Gerbang AND
Gerbang AND akan mengalikan setiap input, hanya akan menghasilkan output 1 jika kedua inputnya berlogika 1
  • Gerbang OR
Gerbang OR akan menjumlahkan kedua inputnya, akan berlogika 1 bila salah satu atau kedua inputnya berlogika 1
  • Gerbang XOR
Gerbang XOR akan menghasilkan logika 1 jika kedua input nya berbeda logikanya
  • Gerbang NAND
Gerbang NAND akan menghasilkan reverse output dari gerbang AND, akan berlogika 0 jika kedua inputnya berlogika 1 dan beroutput 1 jika kedua atau salah satu inputnya berlogika 0
  • Gerbang NOR
Gerbang XOR akan menghasilkan output reverse dari gerbang OR, hanya akan berlogika 1 ketika kedua inputnya berlogika 0
  • Gerbang XNOR

Gerbang XNOR akan menghasilkan output reverse dari gerbang XOR

5. Video Percobaan[Kembali]



6. Analisa[Kembali]

1. Analisa Pengaruh Input pada tabel pertama

Jawab :

Perbedaan logika input akan menghasilkan output yang berbeda beda tergantung dari gerbang logika yang digunakan, misal jika meenggukan gerbang logika AND bila B0 = 0 dan B1=1 maka gerbang logika akan menghasilkan output 0, tapi bila keduanya berlogika 1 akan menghasilkan output 1.


2. Analisa pengaruh Clock untuk setiap output pada gerbang logika

Jawab:

Clock akan mempengaruhi logika/sinyal output setiap gerbang logika, contoh pada gerbang AND bila input berlogika 1 dan clock maka sinyal output akan naik turun(berubah ubah) dari 0-1-0-1 tapi bila inputnya 0 maka sinyal akan konsisten di 0


7. Download[Kembali]

Download Rangkaian

Download Video Klik Disini

Download Jurnal Klik Disini

Download Datasheet Gerbang Logika [Disini]
Download Datasheet Logicprobe [Disini]
Download Datasheet SPDT [Disini]






Tidak ada komentar:

Posting Komentar

     BAHAN PRESENTASI     MATA KULIAH ELEKTRONIKA 2022 Oleh Muhammad Farhan Pramasta 2210953033 DOSEN PENGAMPU DR. DARWISON, M.T. Referensi ...